LDO的稳定性问题求助

遇见爱0107

   

nanke 发表于 2025-9-12 14:13
闭合的pz，和开环的pz，是反过来的，开环传输函数的零点会变成闭环的极点。 ...

不明白。
我推导了一下，闭环传函：A_close(s)=Vo/Vref=A_open(s)/(1+A_open(s)*F)。A_open(s)是开环传输函数，A_open(s)的分子出现在A_close(s)的分子上，说明开环零点不就是闭环零点吗？
烦请指正错误。

迷路大脸猫

   

遇见爱0107 发表于 2025-9-12 16:19
是您的经验值还是有什么可以证明PZ不准？

经验值
pz仿真在一些简单模型或者理想模型中是正确的，但模型一但复杂起来就会不准确，尤其是较新的BSIM模型。
以ac仿真为准。

Riching

   

遇见爱0107 发表于 2025-9-12 16:18
如这个例子中的两处断点仿真PM都没有问题，实际上在vref处加入step信号，输出会小幅震荡。所以感觉stb也 ...

PM有多少，CL有多少

nanke

   

遇见爱0107 发表于 2025-9-12 16:25
不明白。
我推导了一下，闭环传函：A_close(s)=Vo/Vref=A_open(s)/(1+A_open(s)*F)。A_open(s)是开环传输 ...

哦，零点是我搞错了。但是闭环的极点和开环的极点不是对应的。就是说闭环有正的极点，不能说明开环的环路增益里面有正的极点。

nanke

   

nanke 发表于 2025-9-12 17:00
哦，零点是我搞错了。但是闭环的极点和开环的极点不是对应的。就是说闭环有正的极点，不能说明开环的环路 ...

仿真vref step时输出会小幅震荡。 那就是真的不稳定了。 输出负载时否和实际负载完全一样？实际应用振荡幅度不大就没暴露问题？

nanke

   

nanke 发表于 2025-9-12 17:04
仿真vref step时输出会小幅震荡。 那就是真的不稳定了。 输出负载时否和实际负载完全一样？实际应用振荡 ...

比如实际使用的负载等效电路比如负载电流，负载电容的大小，片外电容的esr等和仿真是否一致。

hjjjjy

   

遇见爱0107 发表于 2025-9-12 16:25
不明白。
我推导了一下，闭环传函：A_close(s)=Vo/Vref=A_open(s)/(1+A_open(s)*F)。A_open(s)是开环传输 ...

自控里面说的开环其实就是电路里的环路T，所以才有开环零点是闭环极点这么一说。pz仿真help文档里有一段说明：

If you run a pole zero analysis on a frequency dependent component (element whose AC
equivalent varies with frequency, such as transmission line or BJT with excess phases), the
Spectre circuit simulator approximates the component as AC equivalent conductance and
evaluates conductance at 1Hz.

我想这可能就是pz仿真不准的原因之一，可以尝试把算法改成arnoldi，默认是qz；另外改变默认的freq 1Hz看看对结果是否会有影响。

pz只是个参考，还是以瞬态为准，看vref step触发输出震荡的模式是什么样的，如果是减幅震荡那就还是稳定的，和环路结果不矛盾。

如果是持续震荡那就是不稳定，有可能是vref给的step幅度太大了，超出小信号范围，那么小信号分析自然就不准了。也有可能是环路没仿真到位，有些寄生小环路没考虑到，但是鉴于实测结果没有问题，这种可能性不大。还有可能小幅震荡只是仿真器精度导致的假震荡。


至于说测试没发现，有可能是layout、封测以及外围寄生刚好消除了小震荡，也有可能这种震荡只在vref快速step时才会触发，而实测环境不满足这种触发条件。可能性很多，慢慢分析吧。

周嘉璟

学习学习

遇见爱0107

   

Riching 发表于 2025-9-12 16:56
PM有多少，CL有多少

输入管gate处断开，PM=70；
功率管gate处断开，PM=60；

CL=1uF

遇见爱0107

   

nanke 发表于 2025-9-12 17:04
仿真vref step时输出会小幅震荡。 那就是真的不稳定了。 输出负载时否和实际负载完全一样？实际应用振荡 ...

现在就是担心即使仿真没问题，会不会实际应用有问题