LDO的稳定性问题求助

遇见爱0107

自动控制原理（第七版）胡寿松，P106页写到，线性系统稳定的充要条件是闭环系统没有右极点。
如下图所示，如果使用cadence的PZ分析，输入源选择vref,输出端选择vout，发现有右极点存在。
R1/R2中间的stb和MP gate端的stb PhaseMargin都正常。但是仿真vref step时输出会小幅震荡。
请问各路大神：

1. 该LDO一定不稳定吗？
2. 为什么量产测试时没有发现震荡的问题？

PZ结果：（数据在内网，没办法贴图）
pole:
1. -4.6e1
2. -5.08e1
3. -5.46e1
4. -1.31e3
5. -1.6e3
6.+3.15e4
7. -1.6e5±j*3.7e5
8. -1.6e6
9.-2.8e6±j*7e5
10. -5.6e6±j*3.1e6
11. -8e6
12. -2.2e7
13. -2.3e7
14. -4.6e7
15.-1e8
16. -1.7e8±j*7e7

zero:
1. -4.6e1
2. -5.5e1
3. -5.6e1
4. -2.1e2
5. -1.6e3
6. -1.5e4
7. -1.4e6
8. -1.6e6
9. -2.0e6
10. -2.9e6
11. -5.7e6±j*8.2e5
12. -7e6
13. -2.1e7
14. -3.3e7
15. -5.1e7
16. -1e8
17.1.22e8

nanke

那你把pz分析的结果打印出来，看看有没有零点和极点在一块的情况。

解大宝

由于功率管Cgd的存在必然会导致有右零点的存在，只是频率应该位于很高频，因此单论这个右零点并不影响稳定性；除了这个RHZ之外没看出你的结构还存在哪个右零点，除非是EA里带来的？

遇见爱0107

   

nanke 发表于 2025-9-12 10:41
那你把pz分析的结果打印出来，看看有没有零点和极点在一块的情况。

已更新。

遇见爱0107

   

解大宝 发表于 2025-9-12 10:49
由于功率管Cgd的存在必然会导致有右零点的存在，只是频率应该位于很高频，因此单论这个右零点并不影响稳定 ...

是右极点的问题，不是右零点的问题。而且仿真的是闭环的零极点，从vref->vout，而不是将环路断开stb仿真。

迷路大脸猫

pz仿真不准的

Riching

看stb仿真出来的零极点就好了，pz这么多寄生零极点也分析不过来

nanke

闭合的pz，和开环的pz，是反过来的，开环传输函数的零点会变成闭环的极点。

遇见爱0107

   

Riching 发表于 2025-9-12 13:58
看stb仿真出来的零极点就好了，pz这么多寄生零极点也分析不过来

如这个例子中的两处断点仿真PM都没有问题，实际上在vref处加入step信号，输出会小幅震荡。所以感觉stb也不够全面。

遇见爱0107

   

迷路大脸猫 发表于 2025-9-12 13:51
pz仿真不准的

是您的经验值还是有什么可以证明PZ不准？