有大佬在仿真LDO环路稳定性时使用Tran+STB嘛?本人仿真使用这种方法,在输出电压稳定时在tran仿真中选择actimes进行stb仿真,iprobe放置在输出功率管Gate端(运放调节输出端),但是发现actimes选择不同每次出来的环路仿真结果不同,就比如下图中,输出稳定时选择A、B、C、D四个点中一个作为actimes仿真,STB仿真出环路结果不同,以loop gain 为例,在A点仿真,DC gain从50db开始下降,在B点仿真则从30db下降,loopyphase也有些不同,最后使得phase margin这些也不同,有些稳定有些不稳定。照理说这时候LDO输出比较稳定,纹波为20mV左右,为啥还每个点不同呢?求前辈解释