3、随后我查看了databook中的“Function Description of Analog I/O Cells”,在该表格中,CAP系列明确标注了只适用于1.8V供电,这与前文我通过阅读application note得出的结论并不相符。
4、最后,根据第2点中的附表,3AP和3CAP系列对core的供电和对Pre driver、post driver的供电均为SAVDD,我查询了关于SAVDD的推荐电压,只在databook的表5中查找到关于VDD和VDD33的典型电压,其中VDD为1.8V,VDD33为3.3V。但根据第二点的附表,“Ports to core”中很多都是VDD,排除之后,发现PVDD1AP+PVDD5AP符合目前需求(CAP由于1.8V供电全部排除)。那么当使用双电源IO组合的情况下(PVDD1AP+PVDD5AP+PVSS1AP+PVSS5AP),那四个IO的连接方式又该如何处理呢,内部core的电源要接入哪个IO的接口,剩余的IO接口悬空或使用何种处理?