(MTK ISSCC PLL讨论)请问LCVCO的变容管用pmos varactor对VCO的相噪有恶化吗？

zqszjmzy

本人最近在研究MTK发表的ISSCC PLL论文，包括2025年19.3 (A Fractional-N PLL with 34fsrms Jitter and -255.5dB FoM Based on a Multipath Feedback Technique)，以及他家之前发表的论文。(ISSCC 2014 28.2 A 0.29mm2 Frequency Synthesizer in 40nm CMOSwith 0.19psrms Jitter and <-100dBc Reference Spurfor 802.11ac)
我发现他们的PFD/CP增益是负的，那么VCO的增益Kvco也必须是负的，PLL才能锁定。
这和我常见到的VCO不太一样，那么如果用PMOS 的varactor，把Kvco做成负的，对VCO相位噪声有很大的恶化吗？
后续如果我有关于ISSCC 2025 19.3论文的其他发现，也会发在这个帖子里。有感兴趣的朋友可以一起讨论。