设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 为什么我在画版图的时候，连线越多，版图占用的size越小 ...
返回列表 发新帖
查看: 158|回复: 0

[求助] 为什么我在画版图的时候，连线越多，版图占用的size越小，这是正常现象吗

[复制链接]
发表于 昨天 15:18 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
为什么我在画版图的时候，连线越多，版图占用的size越小，这是正常现象吗，器件摆放完是300K，连完线只有150K了，并且有的地方本来没有DRC 错误，其他地方连线完这个地方就出现了DRC 错误
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-30 05:25 , Processed in 0.010510 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表