设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › SARADC加冗余DEC后输出波形出现很多毛刺

返回列表发新帖

查看: 504|回复: 9

[求助] SARADC加冗余DEC后输出波形出现很多毛刺

发表于 2025-8-19 13:53:12 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 alex_zheng 于 2025-8-19 14:23 编辑

差分结构的10bitSARADC,CADC为9位，带2位冗余仿真，sub-radix-2
加入DEC电路后（11位非二进制译码转9位），输出波形出现很多毛刺
降低输入频率fs20M一半到10M后，也没有改善很多。
下载 (1).png

下载 (1).png

DEC电路及仿真结果如下，逻辑我验证了，没有问题，会有点漏电：
下载.png

下载.png

回复

使用道具举报

楼主| 发表于 2025-8-19 14:08:02 | 显示全部楼层

本帖最后由 alex_zheng 于 2025-8-19 14:16 编辑

wangsun 发表于 2025-8-19 13:58
逻辑延时。输出再加一级锁存器

请教一下具体原理是什么呢，加了好像没有很大改善
补充一下
图片1.png

图片1.png

图片2.png

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2025-8-19 13:58:29 | 显示全部楼层

逻辑延时。输出再加一级锁存器

回复支持反对

使用道具举报

楼主| 发表于 2025-8-19 14:03:19 | 显示全部楼层

wangsun 发表于 2025-8-19 13:58
逻辑延时。输出再加一级锁存器

再加一组DFF锁存吗

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2025-8-19 15:17:50 | 显示全部楼层

输出信号为什么有35mV的尖刺

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2025-8-19 15:44:08 | 显示全部楼层

最后用dff打一拍而且有毛刺蛮正常的

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2025-8-20 10:16:52 | 显示全部楼层

输出码值的不同位转换出来的延迟不一致导致的毛刺吧，最后输出加DFF是为了可以让它全部转换完成之后再同步打到DAC里面，这样就不会有数据解码转换过程中的毛刺

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

楼主| 发表于 2025-8-20 10:50:06 | 显示全部楼层

Halo94361 发表于 2025-8-20 10:16
输出码值的不同位转换出来的延迟不一致导致的毛刺吧，最后输出加DFF是为了可以让它全部转换完成之后再同步 ...

已经加了DFF了，没有改善

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2025-8-20 10:59:39 | 显示全部楼层

alex_zheng 发表于 2025-8-20 10:50
已经加了DFF了，没有改善

那这个毛刺是什么触发的，这个波形应该是解码后的数据给到理想DAC出来的电压波形吧？加了DFF之后也有毛刺可能是DFF对0→1和1→0的传输延迟不一致导致的？如果是这种就没必要关注了，不想要波形有毛刺那就DAC输出加一个RC滤波。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

楼主| 发表于 2025-8-21 08:44:06 | 显示全部楼层

谢谢，已解决，是全加器的问题，速度不够快，输出加了个缓冲器解决了

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /3

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-8 19:54 , Processed in 0.084929 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表