抗辐射加固设计

梓橦

万能的网友啊，图示是一个ADC里面的存储器模块，M3和M4是比较器比较结果的输入对管，现在我想对他进行相应的辐射加固设计，主要是抗单粒子翻转设计，我分析了半天主要是对其前面6个管子进行加固设计，但是我看了很多文献也思考了很久始终不知道该怎么加固，恳请各位大佬帮忙看看，给点想法，小弟跪谢了

梓橦

他电路的原理在这篇文献里面

YyuanRTs

做成3选2？

spare01

什么是加固设计？

adhylin

N管浮地？SUB不共？

zhouyang2018

看你的版图面积了，一般加一下N/P MOS的间距，给PMOS的Nwell 外面在加一个很宽的接地的Pwell，加大电阻同时让电流有地方泄放，SEL不容易建立就行。或者直接上SOI的工艺，SEE就很简单了。