求助：level shiter超压设计问题

icyxin

需要设计一个level shifer，输入3.3V、1.8V、0.9V，输出0.9V，只有1.8V和0.9V的器件，3.3V下的超压问题该如何解决呢

zhanweisu33

器件堆叠

peterlin2010

1. use 1.8v od 3.3v  device  (in gernal 1.8 od 2.5v .)
2. use hv process
3. cascode mos -> risk

icyxin

   

peterlin2010 发表于 2025-8-13 19:28
1. use 1.8v od 3.3v  device  (in gernal 1.8 od 2.5v .)
2. use hv process
3. cascode mos -> risk

感谢建议，因工艺限制，无法选择1&2，cascode mos是不是跟楼上建议的【器件堆叠】是一个原理。

semico_ljj

   

icyxin 发表于 2025-8-14 09:55
感谢建议，因工艺限制，无法选择1&2，cascode mos是不是跟楼上建议的【器件堆叠】是一个原理。 ...

风险大，很大
1.8V器件  

peterlin2010

Device 不能叠的 ..很多人说 io 叠过

今天问最简单 .如果工艺上 3.3 可叠 5v . 那为甚 工艺上要分 1.8v 3.3v   5v /12v/  24v /30v  , 直接mos 5v +5v  不就 10v .

因为 叠加前提 2 device 彼此漏电一样 , 电压去均分. 但现实上很难.  今天 3.3 + 3.3 , 只要其中一个 device 漏电有不同 , 高压 就分开. 会往弱的叠上去 ,先前有人说 io 可叠 , 那就 htol (可靠度)后 赌工艺上稳定 .

MIMCAP 耐压不够 一样 不能叠加 .

叠加就是赌工艺上元件耐压漏电稳定

Process 不容允的 就换 process ..为何不能换 ??

castrader

还有一点特别关键..................你做LVL的话，基本输入输出就该是逻辑0和1的信号了。
你无论如何堆叠管子，某些1.8V器件的gate会承担3.3V的“1”，这个是无解的。除非你的逻辑1是1.8V，那还要LVL作甚？

totowo

tsmc28就有18od33的gpio （全1.8V devicei），你有tsmc的io lib吗？
他这个设计需要有1.8V的电源，或者你可以做一个3.3到1.8V的LDO。
简单的说就是分两次，第一次是0~vdd升压到 0~vdd18，第二次是从0~vdd18升压到 vdd18~vdd33