在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 446|回复: 2

[求助] 求助sigma-delta ADC设计问题

[复制链接]
发表于 2025-7-24 10:33:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大佬,我设计了一个sigma-delta ADC,二阶一位量化CIFF,VDD=1.8V,VREFP=1V,VREFN=0V,结果仿真出来出现了这样的曲线,vout1和vout2是两个积分器的输出,bs是sigma-delta ADC的输出,它没有工作。这是什么原因啊,是超出积分器的输出摆幅了吗,还是时序的原因啊,还是有什么别的原因啊
屏幕截图 2025-07-24 102125.png
屏幕截图 2025-07-24 103241.png
屏幕截图 2025-07-24 103305.png
发表于 2025-7-24 11:20:47 | 显示全部楼层
再检查一下连线和时序对不对,比较器clk修改为其它的时序试试
发表于 2025-7-24 16:21:32 | 显示全部楼层
采样和积分怎么是一个时钟,应该用非交叠时钟
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-2 16:29 , Processed in 0.018152 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表