在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 88|回复: 1

[原创] 电容型DAC在每次比较过程中的输出结果与理论计算不相符

[复制链接]
发表于 昨天 15:25 | 显示全部楼层 |阅读模式
100资产

                               
登录/注册后可看大图
电容型的DAC在比较器比较过程中每次输入到比较器的结果Vx与理论计算结果不一致,与此同时,比较器的正端在采样阶段接的Vcm电压被存储在一个大电容上,为什么在比较阶段不一直接Vcm电压,反而要存储在大电容上?而且在比较器比较过程中存在电容上的Vcm也在不停的变化,ADC小白,请大家不吝赐教

发表于 昨天 16:03 | 显示全部楼层
本帖最后由 spartan313 于 2025-7-18 16:04 编辑

vcm 是什么产生的,如果是 片内LDO 产生,负载接一个大电容是正常的,我的理解是 电容也是需要一直充电的,device本身会导致漏电,Q电荷在变少,从而VCM的幅度在变化;另外比较器每次做比较的时候,会有kickback ,你的 Vx/Vcm 也会收到影响;

理论值,只能做参考,实际电路的supply上的ripple, gnd上的bounce, 都会有影响的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-19 08:03 , Processed in 0.015876 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表