HVBN是NWELL么？

typhoon222

上图的HVBN是下图中黄绿色的N Well么？（都是LDMOS的横截面图）。HVBN能接地么？

gtttguty

从图中看HVBN是SN注入因此不能接最低电位，如果接最低电位和PSUB冲突导致LVS会报错（我是版图新手纯个人见解还请指正）

Mr.Xiao

可以接地，一般BCD工艺使用隔离环时，最外两个都接地，内部每个模块也会用P_guardring包一圈接地，这样就相当于都处于0电位的PNP结构。

843071455

hvbn不是nwell是埋层（一般叫nbl）,至于你说的能不能接地要看具体情况，从器件结构看是可以接地的，但是能不能接地要看你的D端接了多少伏，D端和hvbn之间是有耐压的，如果hvbn 接地时和D端之间没有超过耐压那么hvbn就可以接地，反之就不能接地，而且如果hvbn接地了，基本也就失去了用这种器件的意义，器件正常使用时，因为hvbn接地，s和b也要接地，不然器件就是存在漏电。

micawber

四楼说的对，hvbn一般推荐接一个正的电压，5V或3.3V之类的。

gxc_cjgs

这两种不是层次不能完全等效，只能说在各自的mos中发挥的效果一样，都是隔离的作用。但是结构不一样，一般NBL（HVBN）这种是完全隔离，你下图那种Nwell一般叫做HVNW，这种并不是一种完全隔离的方式，这种工艺上某些器件特定情况会存在漏电的情况。至于能不能接地，要具体分析，一般HVBN接MOS最高电位。你接地的话考虑下是否存在某些导通就行。

typhoon222

843071455 发表于 2025-7-9 13:53
hvbn不是nwell是埋层（一般叫nbl）,至于你说的能不能接地要看具体情况，从器件结构看是可以接地的，但是能 ...

D端到hvbn中间还隔着NDRF和IMP，D端到hvbn的耐压限制包含和NDRF和IMP之间的耐压？

843071455

typhoon222 发表于 2025-7-10 11:32
D端到hvbn中间还隔着NDRF和IMP，D端到hvbn的耐压限制包含和NDRF和IMP之间的耐压？
...

你的D端实际就是NDRF，之所以HVBN 可以接gnd 正是因为NDRF和HVBN之间存在IMP的原因，不然D端和HVBN就是同电位了，虽然HVBN和NDRF之间有IMP阻隔但是如果NDRF和HVBN之间压差比较大，这两个层次之间就会穿通，相当于NDRF和HVBN连接起来了。