在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 116|回复: 1

[求助] MOS电容大小影响因素

[复制链接]
发表于 前天 19:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大佬:

我使用这个testbench对比两种工艺的容值差别,一个是GF SOI 22nm,另一个是TSMC 65nm,发现GF的容值比TSMC的小了很多

有两个问题:
1.GF的nmos容值比pmos容值小了很多,是什么原因?
2.GF的容值比TSMC的1/5,是因为SOI的原因吗?
3.如果在GF工艺上实现和T相同的容值,除了增大MOS尺寸的方法,应该怎么修改?容值大小还与哪些因素有关?

工艺容值对比.png
工艺容值对比1.PNG
发表于 22 分钟前 | 显示全部楼层
一个是面积,另一个是栅氧厚度
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-7 18:22 , Processed in 0.015183 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表