关于VCO中电容阵列的设计求助！！！

JerryKinggg

各位大佬好，小弟想做一个输出震荡频率在4.905GHz-4.925GHz的PLL，但是目前的问题出在，考虑采用2.3nH的电感，但是对于电容阵列的设计有些许问题，目前是考虑用VCO产生两倍输出频率的振荡信号，然后通过分频器分频输出后接入PLL环路。
但是目前对于电容阵列的设计一头雾水，不知道采用1、2、3、4、5...这种等差容值的电容阵列，还是考虑采用1、2、4、8...这种等比的电容阵列，并且基于ADE XL扫参出来的结果很奇怪，所以不知道该如何去设计，有没有大佬能够提供一些文章或者是书籍供小弟去学习一下...

JerryKinggg

对于电容阵列最大的问题就是，当B3管开启的时候，随着B1管跟B2管开启，引入了新的并联电容的情况下，按理来说对于电路而言电容的容值上升，根据振荡频率公式而言会使得振荡频率下降，但是我这个仿真结果反而使得振荡频率增加了，并且没有规律，因此我已经不知道怎么去设计了....
希望看到的大佬给一点建议

JerryKinggg

另外就是晶体管的设计均采用200n/60n的开关管，但是随着电容容值的上升，Multiplier的值也采用等比例设计上升，但是出现了我前文所提到的情况

LXWQQ

频率太高，仿真maxstep设置小一点，再看看结果

随风飘荡

振荡频率10GHz的话，这个感值可能有点大了，接进去的时候MOS管的寄生电容带来的影响会很大

JerryKinggg

   

随风飘荡 发表于 2025-7-3 19:02
振荡频率10GHz的话，这个感值可能有点大了，接进去的时候MOS管的寄生电容带来的影响会很大 ...

前辈，请问对于选取电感大小有什么好的方式，我这就完全是调参选用的尺寸？
有没有什么资料可以供参考学习一下，我想做一个精准产生9.81-9.85GHz频率段的VCO，感觉现在设计起来很费劲。

随风飘荡

   

JerryKinggg 发表于 2025-7-4 11:08
前辈，请问对于选取电感大小有什么好的方式，我这就完全是调参选用的尺寸？
有没有什么资料可以供参考学 ...

多仿一仿，我这边也没啥好的资料，一般都不会讲具体的参数设置。经验来说感值越低整体性能会更好一点，主要是因为电感Q值很难做高，电容Q值相对来说更好做高。当然也不是很绝对。然后根据你的振荡频率和你电感取值来看，你的电容容值可能就几百飞，MOS管SD的寄生实际上也有好几飞，可能占比有点高了。当然这都是我的个人经验

pluto297

   

JerryKinggg 发表于 2025-7-4 11:08
前辈，请问对于选取电感大小有什么好的方式，我这就完全是调参选用的尺寸？
有没有什么资料可以供参考学 ...

一般来说设计比较高频率的VCO，会预留150~200fF的寄生电容量给MOS管和版图，然后根据频率计算出大概的电感值和Q值。开关电容的和可变电容的量就根据调谐范围TR去设计。一般采用1：2：4的开关电容，对于你这个很小的TR，Tank的Q值是被电感主导的，开关电容的MOS开关尺寸稍微给大一点，差不多4u/60n都不会降低Tank Q值，然后偏置电阻R和电容低通滤波，截至频率要尽可能低于振荡频率。然后前仿可以挂一个50fF的固定电容，后仿的时候去掉。另外最好做温度补偿或者一个简单的幅度控制环路去应对PVT。简单VCO的设计差不多就这么多，可以看一看硕博学位论文，里面有相关VCO和开关电容的设计方法。

JerryKinggg

   

pluto297 发表于 2025-7-25 10:42
一般来说设计比较高频率的VCO，会预留150~200fF的寄生电容量给MOS管和版图，然后根据频率计算出大概的电 ...

好的，谢谢大佬，小弟会好好研究学习一下的