在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 288|回复: 3

[解决] 求助

[复制链接]
发表于 2025-6-25 19:46:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
想问一下各位大佬们,为什么我的CDAC网络在下一次比较时钟上升沿来之前已经建立好了,为什么会在上升沿时刻,CDAC的电压值会突然下降一部分呢?有没有大佬可以帮忙解答一下,十分感谢
d6825946d87690c9bbde01af2883e6b.png
发表于 2025-6-25 23:56:27 | 显示全部楼层
比较器的回踢噪声吧
 楼主| 发表于 2025-6-26 11:51:43 | 显示全部楼层


eebond 发表于 2025-6-25 23:56
比较器的回踢噪声吧


可是我已经在latch前面加了一级动态前置op了呀

 楼主| 发表于 2025-6-26 12:37:40 | 显示全部楼层


eebond 发表于 2025-6-25 23:56
比较器的回踢噪声吧


大佬请问,我为了降低latch的回踢噪声,肯定就要降低输入对管的尺寸,但这样一来,比较器的失调就会增大,这中间是要仿真优化寻求一个最优值吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-13 23:45 , Processed in 0.017782 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表