如何提高SARADC的SFDR？

xxznki · 发表于 3 天前

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 xxznki 于 2025-6-4 17:05 编辑

学生我最近在做10bitSARADC，SFDR参数最高达到72DB左右，想求助前辈们该如何提高SFDR参数。附上相关的设计原理图，仿真图。

登录/注册后可看大图

xxznki · 发表于 3 天前

补充图：
求助大佬在改进方向上点拨点拨

peterlin2010 · 发表于 3 天前

1. 你 COMP 是多少级? 一般 pre_amp + pre_amp + latch

2. C_DAC(cap DAC)那些切换电容 switch mos type ??? CDAC 这类 cap _split 中间 cb 电容多大? 寄生??

3. 清大有一个李福乐 saradc 设计可多看

https://bbs.eetop.cn/forum.php?mod=viewthread&tid=676744&extra=page%3D1&page=1&mobile=no

https://bbs.eetop.cn/thread-989621-1-1.html

liuqilong8819 · 发表于前天 04:50

你需要知道每次加入真实电路后SFDR为何恶化，然后才能去想如何提高

letianbojue · 发表于前天 10:08

首先要知道SFDR理论的最大值，然后把DAC，采样开关，都拆出来单独仿真看看模块的SFDR限制，再针对优化。最后多看看书多听听讲座，所有的答案都在书里和讲座里。

八肚妖 · 发表于前天 18:54

首先你的FFT点数就不够，理想10bADC在matlab做128点的FFT同样也是72左右的SFDR；
把点数增加再看吧，目前结果不能表示你真实的SFDR

[求助] 如何提高SARADC的SFDR？