在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 380|回复: 4

[求助] 版图电阻LVS检查不过问题求助

[复制链接]
发表于 2025-5-10 22:46:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x


请问这到底是什么错误啊 折磨小弟我两天了 实在检查不出来有什么错误

                               
登录/注册后可看大图

发表于 2025-5-11 06:51:17 | 显示全部楼层
先查看一下单个电阻的尺寸有没有错误,如果没错,那基本上就是串并联接法错了。可以加亮一下,然后仔细看看加亮的那部分连接关系。
发表于 2025-5-11 10:58:56 | 显示全部楼层
参数不对,有误差,你对照版图和电路的器件参数是不是一致的,看是不是电路有改动没给你说,或者你自己器件连接有问题
 楼主| 发表于 2025-5-11 17:51:10 | 显示全部楼层


Quinn714 发表于 2025-5-11 10:58
参数不对,有误差,你对照版图和电路的器件参数是不是一致的,看是不是电路有改动没给你说,或者你自己器件 ...


完全一致,网表每一条线我都检查了
发表于 2025-5-12 09:10:46 | 显示全部楼层
这种用笨办法吧。
你就画一个电阻做lvs看对不对的上,对不上就是一些取值的、精度的问题了;
对的上再把你layout上的出错的电阻(比方说R24)的电路和layout抓出来(不是重新画,是抓出来)再做lvs,看过不过,不过的话就是你画错了,查错。
过的话再加上一个电阻,继续上面步骤。反正就4个电阻。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-4 15:01 , Processed in 0.028176 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表