在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 186|回复: 4

[求助] lvs版图 电阻不对 怎么解决 急急急

[复制链接]
发表于 昨天 00:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

                               
登录/注册后可看大图



本人第一次进行LVS检查,这是最后四个错误啦!
请问这里我没有动过电阻,每次都是导入最新的CDL文件,为什么报错呢? 是不是导出CDL电阻选项什么的(我猜的)有问题?感谢各位大佬指导
发表于 昨天 07:59 | 显示全部楼层
IO里面的吗?
发表于 昨天 12:36 | 显示全部楼层
有可能是串并联走线问题导致把好几块电阻识别错了?可以在中间的某处加几个金属电阻把信号线分开试试
 楼主| 发表于 昨天 23:11 | 显示全部楼层


不是 是带隙基准
 楼主| 发表于 昨天 23:12 | 显示全部楼层


GoingtoStudy 发表于 2025-5-10 12:36
有可能是串并联走线问题导致把好几块电阻识别错了?可以在中间的某处加几个金属电阻把信号线分开试试 ...


没有用啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-11 04:43 , Processed in 0.019548 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表