混合信号标准通用验证方法(UVM-MS)

flamingo123

《Universal Verification Methodology for Mixed-Signal Standard (UVM-MS) Version 1.0》由 Accellera Systems Initiative 发布，是针对混合信号验证的重要标准文档。该文档围绕 UVM-MS 这一基于通用验证方法学标准（UVM）扩展而来的模拟 / 混合信号验证方法展开，涵盖了从基础概念到具体实现的多方面内容。

·  引言

• 范围：是基于 UVM 的综合统一模拟 / 混合信号验证方法，用于改进集成电路和系统的模拟 / 混合信号（AMS）及数字     / 混合信号（DMS）验证1。
  
• 目的：解决集成电路设计中模拟与数字电路交互增多带来的验证复杂性问题，通过标准化方法驱动和监测混合信号网络，提高验证团队生产力和整体质量2。
  
• 方法：扩展 UVM 架构，引入 MS Bridge 模块连接 UVM 代理和混合信号 DUT，实现不同域信号交互及统一接口3。
  
• 术语使用：明确 “shall”“should”“may”“can” 等词在标准中的含义，规范要求表述4。
  

·  规范性引用文件：引用 Accellera VAMS - 2023、IEEE Std 1800、IEEE Std 1800.2 等文件，这些是理解和应用本标准的基础5。

·  定义、首字母缩写词和缩略语：定义了 AMS、DMS、RNM、MS、OOMR、Proxy、UVM、UVM - MS 等关键术语，介绍了 API、DC 等常见缩写含义6。

·  UVM - MS 架构

• 总体架构：通过 MS Bridge 在 UVM - MS 代理和 DUT 间建立连接，MS Bridge 含 MS Proxy、SV 接口和 Bridge Core 模块，负责数据类型转换和信号处理7。
  
• MS Bridge 组件：MS Proxy 解决传统接口在混合信号验证中的问题，提供 API；SV 接口用于逻辑通信，可在桥内外；Bridge Core 实现模拟行为建模和信号转换，可选用不同语言8。
  
• UVM - MS 代理相关组件：UVM - MS 代理的驱动、监测器和序列项类需扩展适配，计分板和覆盖率架构可能需调整9。
  
• UVM - MS 测试平台：测试平台需扩展，添加     uvm_config_db 调用传递代理句柄，用 set_override 指定扩展组件覆盖10。
  

·  桥接配置：MS Bridge 的DUT I/O 端口类型为 interconnect，方向建议inout。SV 接口位置不同各有优势，适用于不同 DUTI/O 抽象类型，模拟无源组件参数值可通过函数读写11。

·  桥核通信

• AMS 通信：模拟信号可通过特定函数生成数字事件或量化，数字域可查询、推送、同步控制模拟信号及拉取模拟值12。
  
• DMS 通信：可监测变量变化生成数字事件，模拟信号可直接监测，代理用于查询桥核值，推送和拉取操作与 AMS 有别13。
  

·  消息传递：用户需分类报告仿真消息，UVM - MS 通过向上名称引用实现桥核的 UVM 消息传递，AMS 和 DMS 桥核实现方式不同14。

·  测试平台：建议 “dual - top” 配置，将物理 DUT 和 MS Bridge 组件、UVM测试相关部分分别封装在不同顶层模块，适应网表提取需求15。

·  Verilog - AMS 电路初始化（参考性内容）：介绍 Verilog -AMS 仿真初始化顺序，以及 UVM 各阶段对模拟参数配置的影响16。

·  已知局限性：SystemVerilog 接口 inout 端口需手动分离驱动和接收器，DUT 的 unpacked 数组端口影响桥核抽象切换，因 Verilog - AMS 不支持此类端口17。

·  UVM - MS 包和包含文件（规范性内容）：uvm_ms_pkg 包含抽象基代理类定义，MS Bridge 及相关文件需包含特定文件，为验证提供支持18。

·  迁移示例（参考性内容）：以振荡器代理驱动和监测频率适配器 DUT 为例，详细展示从 UVM 迁移到 UVM - MS 的过程，包括创建桥模块、扩展各类组件和修改测试平台等19。

·  参考文献：列出与混合信号验证相关的文献，为进一步研究和实践提供参考

hunter007

thanks

igolaps

thanks

dcircuit

thanks