时间交织采样ADC全数字后台校准算法的疑惑

uzljuljz

大家好，
最近我在研究时间交织采样ADC（TI-ADC）的全数字后台校准算法，主要关注的是如何校准time skew误差。我查阅了大量的文献，并且也进行了不少实践，但遇到了一些问题，希望能在这里得到大家的指导。
我注意到在eetop论坛上有一个类似的问题（https://bbs.eetop.cn/thread-970633-1-1.html），其中提到学术界上大多数全数字的后台skew校准算法都是针对单频输入信号的，有些方法对多音信号也有效。然而，在实际应用中，比如高速serdes中的ADC，通常使用PRBS信号作为测试信号，这种宽频信号使得单频信号有效的校准方法失效，甚至会恶化SNR。
我目前的算法设计已经考虑到了FPGA实物测试的计划，但我仍然对以下几个问题感到困惑：

• 算法选择：有没有适合单音、多音以及任意信号的校准算法推荐？目前我看到的文献大多是针对特定信号类型的，缺乏通用性。
• 工业界实践：在工业界，针对TI-ADC的校准，通常采用哪些方法？是否有一些已经被广泛验证的解决方案？
• 宽频信号处理：对于宽频信号，比如PRBS，有没有特别的处理方法或者校准策略？
• 性能评估：在设计校准算法时，如何评估其对不同信号类型的适应性和性能？
  

我希望能够听到大家的经验分享，或者推荐一些相关的经典论文或资源。如果有相关的案例或者代码示例，那就更好了。
感谢大家的时间和帮助！