关于升压level shifter的电容作用

集成电路IC小白

这是一个升压的level shifter，输入D给GND-VS的高速周期信号（213ps），GND=0，VS=0.85,GS=0.124,VDD=1.1，我本来推测电容C的作用是用于减小传播延时，优化占空比的作用，但是发现当我去掉电容C在相同条件下仿真发现占空比会比带电容的更好，我猜测可能是输入电压域的range小于输出电压域的range，我就又跑了三个case，其中case1：VS=0.95,GS=0.15   
case2：VS=1,GS=0.15
case3：VS=0.95,GS=0.35
三种case的输出电压域range相比于输入电压域range越来越小，仿真得到输出OUT_TRUE的占空比是越来越好的，但是如果去掉电容，跑同样的case，输出OUT_TRUE的占空比相比于带电容的情况更好


有没有大佬知道这个电容到底起了什么作用，难道只是减小传播延时吗，但总功耗和静态功耗都增加了，也消耗了版图面积，这感觉得不偿失                                          

集成电路IC小白

修改一下，给的高速周期信号周期是312ps，不是213ps，不过感觉没有太大影响

peterlin2010

P1 p2 当电阻吗?  有些level shift 会串电阻

but n1 n2  ??

感觉 电容式 电压叠加, 像当 inv  0-> 1  那 level_shift 会拉高 , 但  charge Pump 中电容有顶特性 ,  0-> 1 时   电容正端会被顶一下 抬高 ?

castrader

y应该是前馈，提高速度用的。

集成电路IC小白

peterlin2010 发表于 2025-4-3 08:55
P1 p2 当电阻吗?  有些level shift 会串电阻

but n1 n2  ??

这个电路我是和经典6管的LS对比，这个电路结构静态功耗和占空比会更好，而且经典6管的结构好像一般都是只变换一个电压域，这个电路GND->GS,VS->VDD,一次性换了。

电容那块我根据耦合，OUT1和I1的输出是同相的，应该就是加速OUT1的建立，减小传输延时，占空比我认为应该也会更好，但实际测试发现这个电路结构没加电容占空比会略好

集成电路IC小白

castrader 发表于 2025-4-3 11:48
y应该是前馈，提高速度用的。

说的是电容C吗
是提高速度，大佬觉得有没有提高占空比的作用，我仿真没出来发现没有，可能是这个结构的上拉下拉传输路径是一致的，对称性更好，但这个升压结构会存在单边竞争的现象（可以根据管子的电平变化发现），降压的ls电容就有提高占空比作用，也许是降压的电路结构更对称，输入也是类似差分的输入，电容也是OUT1,OUT2都分别和输入连接了电容

castrader

占空比肯定是电路越对称越好，加了电容应该会破坏占空比的。

集成电路IC小白

castrader 发表于 2025-4-3 12:24
占空比肯定是电路越对称越好，加了电容应该会破坏占空比的。

为什么会破坏占空比呢，我的理解是OUT1跟随输入耦合，只要OUT1能在输入停止变化之前，OUT1电压超过I5的trigger点，然后只要保证输入的占空比是50%，输出的占空比理论上也能保持50%

castrader

集成电路IC小白 发表于 2025-4-3 12:44
为什么会破坏占空比呢，我的理解是OUT1跟随输入耦合，只要OUT1能在输入停止变化之前，OUT1电压超过I5的tr ...

差分电路中某个节点的负载电容比对面节点大，对称效果就被破坏了啊。

集成电路IC小白

castrader 发表于 2025-4-3 13:11
差分电路中某个节点的负载电容比对面节点大，对称效果就被破坏了啊。

...

大佬，这个电路传0，传1的路径都是同一条，比如OUT1这个输出节点，OUT1抬高和拉低都是左半边就能进行，不像传统结构传0传1路径不一样，我现在可能知道为什么case变化占空比变好的原因，为什么占空比不好的原因了，后面我还需要验证一下


就像我前面说的OUT1跟随I1的输出，只要翻过I5的trigger点，就可以让占空比能和I1输出差不多，但这块电路的I1输出不是理想的（存在单边竞争情况），所以加了电容输出那一块的占空比就不会好