verilog导入cadence生成电路

超级人机 · 发表于 6 天前

您需要登录才可以下载或查看，没有账号？注册

x

如题，请问大家verilog怎么导入cadence生成电路呢，感谢

sasasatori · 发表于 6 天前

calibre v2lvs把.v变成网表（需要是门级网表，RTL是不行的），然后网表通过cadence做import。详细步骤见我博客：https://www.cnblogs.com/sasasatori/p/17419517.html

Ecooq · 发表于 6 天前

前辈也没解决问题吧

六山小子 · 发表于 6 天前

Virtuoso CIW->File-Import->Verilog In

超高校级摸鱼王 · 发表于 5 天前

四楼正解

[求助] verilog导入cadence生成电路