在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 195|回复: 8

[求助] vsource或者vpwl,有没有方便的简洁的方法,写时钟波形啊?

[复制链接]
发表于 昨天 04:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
不规则的时钟波形,用pwl的方法,写每个点,太麻烦了啊!
发表于 昨天 06:06 | 显示全部楼层
写个波形发生器的verilog,simulation dump 波形文件,从波形文件里导出csv文件,自己写个脚本将csv转成pwl文件,这样一劳永逸。。。。。。
 楼主| 发表于 昨天 06:23 | 显示全部楼层


kk2009 发表于 2025-2-21 06:06
写个波形发生器的verilog,simulation dump 波形文件,从波形文件里导出csv文件,自己写个脚本将csv转成pwl ...


这太绕弯了啊
发表于 昨天 09:24 | 显示全部楼层
直接用verilog-A写就行了
发表于 昨天 09:55 | 显示全部楼层
用vsource,Source Type选bit
发表于 昨天 10:37 | 显示全部楼层
hspice的pwl可以设置不规律的时钟,比如pwl 0 0 1u vddx  2u 0 3u vddx 5u 0 r 3u,可以重复r时间点后面的波形
 楼主| 发表于 昨天 16:32 | 显示全部楼层


acrofoxAgain 发表于 2025-2-21 09:55
用vsource,Source Type选bit


谢谢,然后怎么弄?
发表于 昨天 22:55 | 显示全部楼层


orientview 发表于 2025-2-21 16:32
谢谢,然后怎么弄?


应该看着办就能猜出来了吧,我一般就是看着填的。无非就是要指定高低电平、采样率、上升下降时间,数据,重复等。如果看不明白,可以截个图出来看看。
发表于 14 小时前 | 显示全部楼层


哈哈,不绕弯,有个时候有些比较复杂的数字电路做激励的时候就会用得到。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-22 16:51 , Processed in 0.022598 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表