PLL可编程分频器问题求助

单人影

张刚老师写的CMOS锁相环一书中 4个D触发器级联的可编程分频器，计数范围为什么是从2开始，不是从0开始的呢，这个是怎么得来的

lwzunique

这是一个时序问题，是说这个计数器计数到2的时候就会产生reload信息，这个reload信号去重新load计数控制字，2-1->0这个段内load一直有效，是为了保证load的时间能够有效的load到新的计数控制字。
上面的计数器在整个的计数逻辑上是依然要计数到0的，不然满足不了ps计数器的完整计数逻辑。
简单的说，如果是计数到0，那就会产生一个reload的毛刺，毛刺的时间又太短，可能load不到控制字。这就是上面的实现方式要避免的现象。
上面的原因书上好像说了，你再找找看

单人影

lwzunique 发表于 2025-2-20 16:48
这是一个时序问题，是说这个计数器计数到2的时候就会产生reload信息，这个reload信号去重新load计数控制字 ...

谢谢，是不是理解成用0010去复位分频器，本质上是为了提高其速度

lwzunique

单人影 发表于 2025-2-21 15:58
谢谢，是不是理解成用0010去复位分频器，本质上是为了提高其速度

不是提高速度，上面哪个图并不是实际使用的电路，还有一些细节没有画出来……它本意确实是计数到0010了，产生了reload信号，让reload的宽度加长，避免因为reload在0000时刻产生，没有足够时间reload的问题

单人影

lwzunique 发表于 2025-2-21 17:17
不是提高速度，上面哪个图并不是实际使用的电路，还有一些细节没有画出来……它本意确实是计数到0010了， ...

好的谢谢

ICnewtall

lwzunique 发表于 2025-2-21 17:17
不是提高速度，上面哪个图并不是实际使用的电路，还有一些细节没有画出来……它本意确实是计数到0010了， ...

请问实际电路应该还要添加什么呢，我按照书上电路仿真，结果不太对

lwzunique

这种电路结构太多了，每一个都有细节的区别~~~你需要仔细去分析它的计数逻辑和切换的逻辑，比如说计数计到1了需要load，这个load是不是产生了等等之类的~~~需要针对波形和切换的细节仔细分析。有些时候，可能你少了一个反相器，导致是时钟下降沿触发了之类的，都可能导致整个逻辑错误，这种细节，很多paper和论文等并不会完全画出来。
所以，仔细核对一下波形的细节，该重新计数的时候是不是重新计数了~~~仔细核对波形。
还搞不定的话，你私信联系我，我帮你看一下。或者你把电路和波形贴在这个位置，需要p的q和qb，s的q和qb的所有波形，load的波形等这些细节。

lwzunique

ICnewtall 发表于 2025-4-21 18:23
请问实际电路应该还要添加什么呢，我按照书上电路仿真，结果不太对

这种电路结构太多了，每一个都有细节的区别~~~你需要仔细去分析它的计数逻辑和切换的逻辑，比如说计数计到1了需要load，这个load是不是产生了等等之类的~~~需要针对波形和切换的细节仔细分析。有些时候，可能你少了一个反相器，导致是时钟下降沿触发了之类的，都可能导致整个逻辑错误，这种细节，很多paper和论文等并不会完全画出来。
所以，仔细核对一下波形的细节，该重新计数的时候是不是重新计数了~~~仔细核对波形。
还搞不定的话，你私信联系我，我帮你看一下。或者你把电路和波形贴在这个位置，需要p的q和qb，s的q和qb的所有波形，load的波形等这些细节。