设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 小白求问一些cdr的问题
返回列表 发新帖
查看: 412|回复: 0

[求助] 小白求问一些cdr的问题

[复制链接]
Zyzyz
发表于 2025-2-12 15:23:07 | 显示全部楼层 |阅读模式
823资产

                               
登录/注册后可看大图


如图所示的这个将DFF用作PD的简单CDR电路，考虑到DFF延时的影响，书中分析如下：

                               
登录/注册后可看大图

但是还是没有明白，为什么这样会导致PD在数据超前时钟dT的时候锁定，为什么FF2中实际采样又是CKout再延迟dT的版本，想请大佬简单解释下。
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-6 23:47 , Processed in 0.070839 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表