SAR ADC动态逻辑单元问题

yuchunyang · 发表于 2025-1-14 16:47:48

您需要登录才可以下载或查看，没有账号？注册

x

本人新手小白，想搭建一个差分SAR逻辑电路，采用的是朱樟明书上的动态逻辑单元。想问下原理图中Q=VDD时，控制的PMOS管截止了，结果Pi和Ni是如何锁存OUTP和OUTN的值呢？希望有大神解答！谢谢。

jx2016 · 发表于 2025-1-14 17:56:20

Pi/Ni上下的P/NMOS关断

yuchunyang · 发表于 2025-1-14 19:17:03

jx2016 发表于 2025-1-14 17:56
Pi/Ni上下的P/NMOS关断

感谢回复，但是时序图中Q为高电平时，PI,NI会跳变，而原理图中PINI上面的PMOS管是由Q控制的，Q为高电平时应该截止才对。。。这点我没想明白

jx2016 · 发表于 2025-1-14 19:31:04

yuchunyang 发表于 2025-1-14 19:17
感谢回复，但是时序图中Q为高电平时，PI,NI会跳变，而原理图中PINI上面的PMOS管是由Q控制的，Q为高电平时 ...

Q为高电平，Pi/Ni已经保持了呀

yuchunyang · 发表于 2025-1-14 20:20:14

jx2016 发表于 2025-1-14 19:31
Q为高电平，Pi/Ni已经保持了呀

好的，明白了，谢谢！

hi_china59 · 发表于 2025-1-15 05:07:41

Please upload your reference document. Thank

[求助] SAR ADC动态逻辑单元问题