求助！！对下图的”带隙比较器“有一些问题请教大家

cxsllllll

各位前辈好，我在阅读文献的过程中，看到有下图所示的“带隙比较器“结构，这种结构在论文描述中是单输入单输出的，并且在论文中直接用该结构代替了BG和放大器两个部分，将其使用在LDO电路中，既做带隙基准，又做放大器使用，下图5.2是带隙比较强的基础结构，图5.6是在基础结构上加入了补偿，图5.9是整体LDO的结构，在LDO结构中可以看到他将反馈电压接到了带隙比较器的单输入位置，并没有额外的bandgap参考，请问各位前辈是如何理解这种结构的？谢谢

yuzij3916

个人理解，先抛砖引玉一下。不一定对，先看图5.6，VIN 升高，Q4要保证导通，Q4的VB就会上升，电流应该会变大，Vout就变大。再看图5.9，MP6的漏端对应的就是图5.6的Vout，对应的经过后面的跟随器后，功率管VG就变大，功率管输出就变小，反馈电压变小，LDO的过冲就被抑制了，反之同理。图5.6的电流变化的话我是预设电流不变推电压，最终R7的电压是抬升，所以我就认为电流就是增大的。

cxsllllll

yuzij3916 发表于 2025-1-6 12:04
个人理解，先抛砖引玉一下。不一定对，先看图5.6，VIN 升高，Q4要保证导通，Q4的VB就会上升，电流应该会变 ...

谢谢前辈回复，请问前辈，在图5.6中，VIN上升，按您说的Q4的VB上升，那对应MP2的VG也跟随上升，VOUT应该是降低吧而不是升高

yuzij3916

cxsllllll 发表于 2025-1-6 12:45
谢谢前辈回复，请问前辈，在图5.6中，VIN上升，按您说的Q4的VB上升，那对应MP2的VG也跟随上升，VOUT应该 ...

每个支路的电流变大，那么在电阻上的电压就变大了，我个人是这样理解的，所以VOUT就会变大