问下模拟工程如何产生lib

ilmkduse · 发表于昨天 18:37

你好，我想问下这个模拟设计产生之前该怎么生成个假的lib提供给timing分析。。
现在端口这些都已经定好了。用的是Cadence家的工具。
大致指个方向也好。
十分感谢！

ilmkduse · 发表于 8 小时前

顶一下，有大佬能指点一下吗

菜鸟0625号 · 发表于 8 小时前

如果只是需要一个假的lib，那你可以找一个std lib或者其他lib，把cell定义端口定义按相同的格式定义好，然后把原来lib的timing、power信息拿掉就可以了

uzljuljz · 发表于 8 小时前

k库，或者手工仿真自己填。

晓亦 · 发表于 4 小时前

对于需要关心timing的，如GPIO，可以使用Synopsys家的一个叫siliconmart的工具K库；对于不需要关注timing的模块，可以参考工艺库标准单元的lib写法，手动改一下，主要是Pin的方向电压温度等信息。这项工作数字后端很熟悉，可以问问后端同事

flyskyseu · 发表于 3 小时前

用liberate生成lib

M.S.Liao · 发表于 2 小时前

gen lib啊，有指令的。

[求助] 问下模拟工程如何产生lib