Bulk端不接到地的NMOS，怎么画Layout，按下面图画的，但是LVS报错怎么解决

bxl · 发表于 2024-12-17 12:09:36

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

登录/注册后可看大图

石头遇见雪 · 发表于 2024-12-17 15:32:22

你不接地，你需要隔离一个单独的PWELL出来，不然会报错，不接地，要不做在DNW里面，或者做在ISOring 里面.

着着着火了 · 发表于 2024-12-17 15:53:48

本帖最后由着着着火了于 2024-12-17 15:57 编辑

里面那圈看起来像bulk，但又标的是VIN，说是ISO ring吧又那么紧凑。如果里面那圈是ISO ring的话，那就是没把bulk结构画出来，只有ISO ring和P+ guardring。
工艺有6端器件的话去设计规则文档看一下剖面图就知道了

Wesevan · 发表于 2024-12-17 18:08:41

一般nmos接中间电位的话要用带dnw的，我目前接触到的就只有这个处理方法，且可行。

bxl · 发表于 2024-12-17 19:12:55

石头遇见雪发表于 2024-12-17 15:32
你不接地，你需要隔离一个单独的PWELL出来，不然会报错，不接地，要不做在DNW里面，或者做在ISOring 里面. ...

好的，谢谢大佬

bxl · 发表于 2024-12-17 19:13:58

着着着火了发表于 2024-12-17 15:53
里面那圈看起来像bulk，但又标的是VIN，说是ISO ring吧又那么紧凑。如果里面那圈是ISO ring的话，那就是没 ...

好的，谢谢大佬

我是噪声 · 发表于 2024-12-18 14:56:37

请查看对应器件剖面图

[求助] Bulk端不接到地的NMOS，怎么画Layout，按下面图画的，但是LVS报错怎么解决

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /2