怎么修改pdk里集体管的参数范围限制

chenniechen

我使用smic40ll的pdk，因为设计需要使用foundry sram bitcell跑仿真，现在手头上只有spectre netlist，不过我不太会用，我只会virtuoso建一个schematic然后在ADE里面跑spectre仿真，所以我想要在virtuoso里搭一个bitcell的schematic，然后就遇到问题：

1. 在pdk中，nmos是n11ll_ckt，pmos是p11ll_ckt，并且最小width为120nm
2. 在bitcell spectre netlist中，有三种不包含于pdk中的特殊管子，分别是stnpdull_ckt、stnpgull_ckt、stplull_ckt，并且width低于120nm
3. 我把n11ll_ckt和p11ll_ckt复制并重命名为stnpdull_ckt、stnpgull_ckt、stplull_ckt，只是为了占位方便我画schematic
4. 在virtuoso里面如果设置成低于120nm的值会被自动修改为120nm，大概就是如下图所示

                               
登录/注册后可看大图

所以我想请教各位大佬有没有什么办法能够修改pdk里面对width设置的取值范围？或者说关闭virtuoso的自动更新width的功能？

（pdk和bitcell都是在公司服务器上弄不出来的）

liuzexue

修改工艺库对应的cdf设置，将对应的尺寸参数的callback函数去掉。
改动要谨慎，一般是不推荐修改默认工艺库的cdf的。

acrofoxAgain

一种办法是直接去掉CDF中的callback，如楼上所说。不过这样就是其他关联参数也不会更新了。

可以试试给填个变量，比如wn，看看其他参数（如as，ad）是不是有的出现表达式了，iPar("wn") 。如果是的，可以增加一个CDF参数，比如叫wn，并且将原来w的值变成iPar("wn")，将60n填到wn上去。