verilog代码无法编译生成网表是为何

jerry1998 · 发表于 6 天前

登录/注册后可看大图

写了verilog代码，但是无法编译生成网表。AMS仿真时，只好复制别人的代码symbol，请问有谁遇到过相关的情况吗，感觉是环境哪里配置错了，还望不吝赐教，谢谢。

登录/注册后可看大图

edayz · 发表于 5 天前

谢谢

zixin1hao · 发表于 5 天前

一般有语法错误的话，编译不了，回到编辑器，它会高亮显示出错的地方，把光标移到高亮字体上，有提示信息的

jerry1998 · 发表于 3 天前

cannot find xmvlog exectuable from your PATH。

[求助] verilog代码无法编译生成网表是为何