电压DAC 仿真设置？

阿波次德

两个问题：
1. 应该采用DC仿真还是Tran 仿真？发现dnl inl的结果不同，tran仿真差很多，并且tran仿真有很多spectre warning
2. 仿真时，DAC的输入code怎么设置？目前采用理想ADC去做，用于tran仿真时会存在warning。警告和代码如下，麻烦帮忙看一下verilogA的问题

warning：lte tolerance was temporarily relaxed to step over a discontinuity
warning：Detected possible convergence difficulties which might be related to Verilog-A models. Use the command-line option '-ahdllint=warn' to check the Verilog-A modeling issues.
verilog-A代码：

阿波次德

verilog代码如下