tessent mbist 前仿地址越位问题

stonechao · 发表于 2024-11-20 13:23:25

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大佬，小弟遇到一个难题。

在做 mbist 前仿的时候，ICL Network的仿真已经过了，在仿真MemoryBist_P1时出现了X态，我在VCS里逐级追信号，发现是由于测试时的地址越位。我使用的SRAM地址最大到2816，但是测试里在0xbb0这个地址进行了读写导致读出的X传到了GO_ID_REG里。我想问一下这种情况产生的原因是什么？我读入的.tbist文件里是有标注words的。

登录/注册后可看大图

jiebibiebi · 发表于 2024-11-25 14:36:38

这个文件，看起来像是你自己写的

jiebibiebi · 发表于 2024-11-25 14:38:45

logical addressmap 有问题，地址宽度到了3364，这个地方对应的应该是你的bit 数

greatao · 发表于 2024-11-25 16:02:03

修改这个库文件

stonechao · 发表于 2024-11-26 16:27:31

jiebibiebi 发表于 2024-11-25 14:38
logical addressmap 有问题，地址宽度到了3364，这个地方对应的应该是你的bit 数

这个库文件是MEMORY compiler生成的。我想问一下，这个logical addressmap 这里的地址是怎么计算的呢？我这边改如何修改到我的bit数？

youyourong · 发表于 2024-12-2 17:24:56

追一下x，是不是哪里时钟没给？

stonechao · 发表于 2024-12-2 17:30:57

youyourong 发表于 2024-12-2 17:24
追一下x，是不是哪里时钟没给？

追了，就是到sram的输出上了，sram的地址越位了，导致输出为X

jiebibiebi · 发表于 2024-12-3 11:22:21

你的memory实际深度 16x176=2816,但是 logicaladdressmap 16x256=4096，原因为了满足RowAddress的176，所有RowAddrss只能设置为8bits 也就是上面看到的RowAddress[7:0]，所有问题是你的memory深度不是2某次方，这个你可以和设计协调一下，或者有什么方法生成mbist controller的时候指定工具只比较2816之前的数据

semizj · 发表于 2024-12-3 20:35:58

感觉CountRange这块，lib里写的没有问题，不应该出现地址溢出，你看看GO 最先开始出错的时候对应的地址是啥？

semizj · 发表于 2024-12-3 20:54:29

但是为啥这个lib的 cellname是2756， words是2816 ？如果你的 verilog lib 使用的是2756 的，仿真肯定出错！

[求助] tessent mbist 前仿地址越位问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1