在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: xduic

[求助] 模拟电路的非理想建模

[复制链接]
 楼主| 发表于 2024-11-25 09:05:46 | 显示全部楼层


iWeiguo 发表于 2024-11-22 21:12
最近刚看的INA AD8222
仅供参考。


好的谢谢,我大概明白您的意思了,在一些手册或者cadence的analoglib库中存在对一些典型模拟电路的行为级建模(spice/verilog-a)。

我的问题是:在cadence/Spice中基于PDK对电路建模比较简单,因为元器件已经建模好了。但是如何在matlab/python中完成对他们的建模,原因两点:首先是我需要利用带非理想因素的模拟电路实现某些算法,而算法参数的训练和选择是EDA软件很难实现的,其次我需要利用GPU加速仿真。
欢迎您一起讨论。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-5 12:14 , Processed in 0.016876 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表