学习路线

yyy18102824815

有大佬能给一个学习画版图的学习路线嘛，最近开始学，很迷茫

haydnzhang

找个实习单位。

MADARA

如果是在校生并且大三大四了，可以去找实习单位了，前提是你要把半导体理论知识学的扎实一点，要不然面试都过不去。如果是毕业或者工作想转行，那学的就比较多咯，半导体的理论知识，电路的知识（但是为了面试再加上年薪要求不高的话，带隙运放OSC这些常见的熟悉熟悉就好），还有就是操作，可以自己找资源下一个自己熟悉一下操作系统

David.Z

建议准备考研或者转行

이지은

建议考研

shakeehand

1. 简单数字逻辑的layout绘制 drc lvs验证
2. 简单五管放大器的layout绘制 pex验证
3. 大规模数字layout
4. 数模混合layout
5. 带bjt的layout
6. 带ESD的layout
7. 综合性TOP layout
8. miller effect是什么
9. psrr cmrr pm是什么，受什么影响
10. stb流程
11. 参与项目工艺成本评估，确认器件和mask，辅助估算项目成本
12. 参与项目封装评估，确认兼容多种封装的可行性，提前预估封装对floorplan的影响
13. 熟悉项目工艺，编写工艺总结文件，提取其中的关键参数给团队其他成员
14. 制定layout绘图要求及此项目特殊要求文档，交付给版图其他同事
15. 制定版图工作计划，协调项目进度和关键节点把控
16. 建立工作环境，提前准备好layout需要的各种文件或工具，例如优化工艺库、修改DRC、LVS验证文件、guardring、此工艺厂自带工具等
17. TOP级floorplan，研究ESD、IO、大电流、高压、噪声、寄生电容、寄生电阻、寄生三极管、等关键布局的影响
18. 模块级设计时，能找出电路的简单错误--如floating gate、无二级ESD保护、IO器件是否需要拉伸D端、衬底漏电、一些器件参数的不合理性；即使没有电路标准知道常见电路结构的要求
19. 使用innovus完成数模混合SOC中的PR部分
20. 使用R3D工具完成高要求的powermos制作，采样比例，器件走线寄生，打线电阻符合要求
21. 其他成员的layout review
22. 辅助电路完成后仿并优化寄生影响
23. JDV
24. 根据AE测试结果，协作电路处理回片bug

shakeehand

不过现在大部分公司版图工程师的工作做完版图的绘制并完成DRC和LVS检查即可，学会软件的操作就可以了。纯粹的画的话没什么学习路线，熟能生巧，然后学习脚本编写来简化操作步骤基本就是全部了。

ncash0933

谢谢

zixin1hao

shakeehand 发表于 2024-11-11 10:05
1. 简单数字逻辑的layout绘制 drc lvs验证
2. 简单五管放大器的layout绘制 pex验证
3. 大规模数字layout

Good sharing!

我本是高山

shakeehand 发表于 2024-11-11 10:05
1. 简单数字逻辑的layout绘制 drc lvs验证
2. 简单五管放大器的layout绘制 pex验证
3. 大规模数字layout

good sharing!