在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 381|回复: 4

[原创] Day2:有关PLL产品调研...

[复制链接]
发表于 2024-10-31 21:04:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 JerryKinggg 于 2024-10-31 21:04 编辑

调研了TI的2571、61002、2594这几款芯片,主要目的了解市面上PLL的参数设置以及商品结构特点,再查看datasheet的时候存在几个问题:

1.对于一般的PLL芯片而言,仅仅只关注环路带宽、输出频率范围、VCO振荡频率范围、功耗、相位噪声、毛刺大小,那么其他还有什么参数值得我关注呢?
2.在看到市面上成熟的商品所能做到的环路带宽远远大于自己做的电路的环路带宽,深深感觉到自己做的电路性能可能远远不及这些产品,那么如果基于这些产品的参数为目的进行设计的话,岂不是等于做了个寂寞T T
3.了解一款时钟产生芯片感觉与自己下意识认识到的PLL最为接近,对于一般的PLL而言,输入参考时钟往往与VCO分频后的结果相同,那么输入的参考频率不能特别小,不然只能考虑吧利用时钟产生芯片产生参考信号;而对于一款时钟产生芯片而言,仅仅只需要用晶振作为输入信号,便能产生稳定、干净的倍频信号。(打完这段话后,才真正意识到现实生活中的参考信号可能是用时钟产生芯片产生,再利用高频一点的锁相环芯片锁相)
以上属于调研的碎碎念,花的时间不多,但是思考的东西还不算太过鸡肋,也算有所收获。


理论学习:复习了一下有关CPPLL的各项指标的公式推导跟表达式,找了一篇有关利用simulink做DSM设计的论文,打算这段时间好好用用simulink做下环路仿真,了解下环路模型的构建以及噪声模型的建立。

PLL的设计,自上而下,从系统环路设计再到单个模块仿真,学习IC设计,就像盖房子一般,先把地基打好,不然建的房屋也是危楼。
发表于 2024-11-1 13:01:36 | 显示全部楼层
能找到实习机会就尽量早点去实习一下
 楼主| 发表于 2024-11-1 14:15:56 | 显示全部楼层


cham 发表于 2024-11-1 13:01
能找到实习机会就尽量早点去实习一下


谢谢建议,目前一直在找,只是有点困难,学校比较一般
发表于 2024-11-1 18:53:00 | 显示全部楼层
看你后续的工作意向。数模混合芯片和模拟芯片的设计要求是不一样的。你看的只是模拟芯片的要求。数模混合芯片,参数可以查mcu datasheet,PLL IP datasheet。
 楼主| 发表于 2024-11-2 13:04:31 | 显示全部楼层


nanke 发表于 2024-11-1 18:53
看你后续的工作意向。数模混合芯片和模拟芯片的设计要求是不一样的。你看的只是模拟芯片的要求。数模混合芯 ...


目前只是在做一些收集信息的工作,纯当作积累学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 22:12 , Processed in 0.019356 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表