在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 409|回复: 2

[讨论] 全数字锁相环研究与设计

[复制链接]
发表于 2024-10-28 20:25:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
目前在做全数字锁相环,如果在cadence中搭电路的话,一些数字模块没法做到联仿,所以想从matlab或者verilog建模入手,问题是想知道现在该如何搭建模型入手全数字锁相环,想要搭建的话有哪些东西可以参考,谢谢各位
快速锁定全数字锁相环的分析与设计_于光明.pdf (6.46 MB, 下载次数: 22 )
全数字锁相环的研究与设计_张宪伟.pdf (3.54 MB, 下载次数: 22 )
高性能低功耗的全数字锁相环设计_黄曼玉.pdf (4.61 MB, 下载次数: 19 )



发表于 2024-10-28 21:59:53 | 显示全部楼层
thanks
发表于 2024-10-28 23:02:04 | 显示全部楼层
kankan
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 23:15 , Processed in 0.016107 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表