PMOS输入折叠cascode运放增益与输入共模电平关系的仿真问题

lovetilend

想问一下大家，5V下的PMOS输入折叠cascode运放，输入共模电平变化400mV，仿真得到增益变化了将近20dB，输入共模电平增大，增益减小，这正常吗？


仿真dc确认过了，在输入共模电平变化范围内，各个管子都工作在饱和区。根据直流工作点理论计算，增益变化不会这么大的。输入共模电平低时，理论计算结果和仿真结果相近，但是当输入共模电平增大后，增益仿真结果比理论计算低很多。请问这是为什么呢？

第二张图中，黄色线是输入对管的gm，绿色线是理论计算的输出阻抗rout，蓝色线是理论计算的增益A0，红色线是仿真的增益A1。发现，随着输入共模的增大，gm略微增大，rout略微减小，但是理论增益A0变化很小。而仿真得到的增益A1变化趋势基本上与rout变化趋势相同，在输入共模较大时与理论值A0相差较大~20dB！

lovetilend

好像和我用了VCVS有关，我本来想构建一个理想的反馈系数为0.2的环路，于是用了一个增益为0.2的VCVS来作为反馈。换成单位增益反馈后，仿真得到的开环增益就对了

nanke

5V电源，输入共模变化400mV还好。如果需要较大的输入共模范围可以用p+n input 输入做到轨到轨。