在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 729|回复: 5

[资料] 模拟电路的仿真建模:spice、verilog-A/AMS、VHDL-AMS、Real/Wreal、行为模型等

[复制链接]
发表于 2024-10-25 17:54:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
常用的支持verilog的仿真器:VCS (synopsys), NC verilog/irun (cadence) , modesim(mentor)等
常用的支持spice的仿真器 :hspice (synopsys), Xa (synopsys), hsim(synopsys),finesim(synopsys), spectre(cadence)等等;
       hspice针对的是模块级的仿真,通常用于规模很小的电路,精度很高但速度非常慢。
       Xa,hsim,finesim可以作为快速spice的仿真工具,速度上比hspice快很多,损失一点点精度。
       数模混合设计电路通常是中小规模的,一般都是选择快速spice仿真工具,hspice仿真不动。
所以最常见的数模混合仿真选择是VCS与Xa、hsim、finesim三者之一。


芯片设计——CMOS模拟集成电路设计与仿真实例:基于Cadence IC 617 (李潇然 王兴华 陈.pdf

30.18 MB, 下载次数: 59 , 下载积分: 资产 -9 信元, 下载支出 9 信元

2

 楼主| 发表于 2024-10-25 20:26:44 | 显示全部楼层
这本书适合初学者!
发表于 2024-10-26 08:42:44 | 显示全部楼层
Thanks!!!
发表于 2024-10-27 03:56:28 | 显示全部楼层
Thanks
发表于 2024-10-27 15:05:19 | 显示全部楼层
Thanks for sharing
发表于 2024-10-27 17:47:06 | 显示全部楼层
感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 19:33 , Processed in 0.020325 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表