sigma delta ADC中 第一级采样电容大小确定

cfqlyx

很多资料中：sigma delta ADC中 第一级采样电容大小确定方法如下：

                               
登录/注册后可看大图

目前正在设计snr=130的adc，osr=1024，计算的采样电容为323p，
用simulink仿真：不带ktc噪声：

                               
登录/注册后可看大图

带采样电容的323p后：

                               
登录/注册后可看大图

发现和计算的很吻合。但是实际上由于运放带宽限制，ktc噪声会被滤掉一部分。
查了一篇论文，搭了他的simulink模型，没带ktc得到的snr是一样的，但是他的结论是：

                               
登录/注册后可看大图

可以看到需要的采样电容很小。
基于此，有几个问题：
1.谁是对的，错在哪？
2.如果真需要这么大的电容，那反馈电容更大，需达到nf级别，运放能实现？

chungming

as far as i know, the input signal should be 2.5V and differential. So, the input power will be Vpower=(2.5^2)/2.
Then the KT/C noise power is: Npower=(1.38x10^-23*300)/(1024*12pF), if OSR=1024 & sampling cap is 12pF.
So, the SNR will be: 10*log(Vpower/Npower)=129.7dB, that will be what you want.

Overall, the input signal is too small in your assumption, that doesn't make sense.
I didn't design such high bit SDM, but I see some of companies product, their voltage is claimed as 2.5V or above if such high ENOB is a must.

cfqlyx

没有做过sd adc的大佬回答吗

castrader

后面那张图连OSR=多少都没说，显然是不可信的。而且SNDR做到150dB+..................................以目前技术.............................扯淡呢！

cfqlyx

castrader 发表于 2024-10-18 13:37
后面那张图连OSR=多少都没说，显然是不可信的。而且SNDR做到150dB+..................................以目 ...

文献中有提到：三阶,一位量化，OSR=1024

cfqlyx

castrader 发表于 2024-10-18 13:37
后面那张图连OSR=多少都没说，显然是不可信的。而且SNDR做到150dB+..................................以目 ...

目前还是有sndr=130dB以上的，adi的芯片和国产的都有，想问问，架构不一样？

castrader

cfqlyx 发表于 2024-10-18 14:00
文献中有提到：三阶,一位量化，OSR=1024

你可以基本信任你第一张图的计算公式。

castrader

cfqlyx 发表于 2024-10-18 14:01
目前还是有sndr=130dB以上的，adi的芯片和国产的都有，想问问，架构不一样？
...

你确定？

这个一般都是测量类ADC吧？是用DC的有效位反推的所谓SNR吧？
真送进满幅度正弦波，能得出130dB的SNDR？

cfqlyx

castrader 发表于 2024-10-18 14:07
你确定？

这个一般都是测量类ADC吧？是用DC的有效位反推的所谓SNR吧？

这种，khz级别的输入信号

castrader

cfqlyx 发表于 2024-10-18 14:44
这种，khz级别的输入信号

我手头有这个规格书，没找到哪里写了130dB的 SNDR。