关于Ali的多阶Dither提高整体ADC精度的个人理解

420洛洛

由于本人还是一名小萌新，所以如果讲的哪里有问题希望大家帮我指正一下。
Dither是一个很实用的技术，可以在牺牲一点点SNR的情况下大幅提升ADC的SFDR表现。听说产品里面用的挺多的。

ADI公司的大佬Ali在他的书《 High Speed Data Converters》详细讲解了团队14年发表的JSSC《A 14Bit 1GS/s RF Sampling Pipelined ADC With Background Calibration》中的校准技术。
书中提出了传统Dither的一种局限性。就是当输入信号的摆幅偏小时，后级ADC的精度下降了，这将导致LMS算法跑出来的增益误差估计值不准确，导致校准不准确。这个问题也可以被解释为一篇HDC文章中的余量泄漏问题。
如何保证在输入信号的摆幅偏小时，也能校准精确呢。这需要Dither的摆幅为一个LSB。但是摆幅为一个LSB的Dither信号会占用很大的比较器冗余位，所以通常使用的都是比较小的Dither幅度。Ali提出的解决方案是用多个电容去打入一个多幅值即多级的Dither，这样的方案可以提升ADC的精度，保证算法的鲁棒。
以上都是我的概括，大家感兴趣可以看书，书中更详细。接下来我将说明一下我对提升精度的理解。
这里贴一下Ali的原文9.2节的部分。

                               
登录/注册后可看大图

由于带图片发太难受了，我只能用文档上传了，大家辛苦点进去看

420洛洛

Ali的理论是，Dither会给ADC加入虚拟的比较器阈值，所以ADC的SFDR提高了精度。打个比方，一级的Dither，相当于提高了1bit精度，即9dB的SFDR提升。我在初看时比较难以理解。对于用复杂的公式去推导来证明这个结论，我表示无能为力。但是我有一种偷懒的理解方法。
首先建立了一个3bit Flash ADC的模型，参考Ali注入大扰动的方法，增加了一个比较器抵消边缘效应，它的传输曲线如下图。

                               
登录/注册后可看大图

在输入信号注入LSB/4的扰动后，该传输曲线左右移动形成新的传输曲线图。

420洛洛

                               
登录/注册后可看大图

（注意，这个图片应该是空心的，我matlab画图比较菜）
将两个曲线放在一起看。乍一看，这样的传输曲线很抽象，难以看出该传输曲线于ADC精度的关系。

420洛洛

我的理解是：在第一级3bit ADC的输入信号前注入1级Dither的余量传输曲线可以与特殊情况下的4bit ADC的余量传输曲线一致，余量趋于4bit ADC的分布，即量化噪声趋于4bit，即虚拟提高了1bit精度，SFDR提高9dB。这个特殊情况指的是4bit的Flash在DAC打入Dither，使传输曲线上下移动。

420洛洛

希望有前辈能分享经验

420洛洛

顶一下