在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 963|回复: 7

[求助] 保持总W不变,改变finger数对管子的影响

[复制链接]
发表于 2024-10-11 19:29:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在保持总W不变的情况下,改变finger数的时候,Vth等值也会变化,不太懂其中的原理,求大佬解惑。只知道finger数影响版图的寄生电阻、电容,不太懂为什么前仿也会受影响。
finger.png

点评

VTH变化,有啥影响呢?模拟电路设计,通常不关心VTH,只关心Vgsteff=VGS-VTH。 不要去研究这些没有意义的东西!  发表于 2024-10-11 20:19
发表于 2024-10-11 20:32:31 | 显示全部楼层
LOD效应
发表于 2024-10-11 21:04:38 | 显示全部楼层
本帖最后由 sea11038 于 2024-10-12 12:30 编辑

Vth本身是会受器件栅宽(finger width)发生变化的,尤其是在纳米工艺下。可以去翻看一下工艺文档,应该会给出Vth随栅宽的变化曲线,通常是NMOS随着栅宽减小先增后减,还有就是Vth、迁移率等会受LOD(或STI)、WPE效应影响而显著变化,这要求必须认真和慎重考虑纳米工艺下的版图布局和设计,电路设计基本只是完成功能设计验证,性能全靠版图了。
 楼主| 发表于 2024-10-12 09:13:23 | 显示全部楼层


sea11038 发表于 2024-10-11 21:04
Vth本身是会受器件栅宽(finger width)发生变化的,尤其是在纳米工艺下。可以去翻看一下工艺文档,应该会给 ...


好的好的,感谢
 楼主| 发表于 2024-10-12 09:14:48 | 显示全部楼层


好的好的,感谢
发表于 2024-10-12 09:29:52 | 显示全部楼层
摘录:(供参考)
在我们layout与仿真的过程中,我们常常会有一个疑问,晶体管的multiplier与finger的区别,举个例子,比如w=1  l=1  finger=10  multiplier=1的晶体管与w=1 l=1 finger=1 multiplier=10的晶体管,它们总的尺寸都为w=10,l=1,那两者到底有啥区别?接下来我们将对这个问题进行探讨。
   1:首先两者的栅电阻就不一样。
如图1.1所示,M1晶体管与M2晶体管的尺寸是相同的,对于finger数目等于2的晶体管M1来说每根finger的栅电阻为Rf,由于两根finger是属于并联关系,那么总的栅电阻R1,有1/R1=1/Rf+1/Rf,最后总的栅电阻R1=Rf/2,对于晶体管M2晶体管的栅极来说,相当于把晶体管M1的栅串联,所以最后总的栅电阻R2=Rf+Rf=2Rf,最后晶体管M1与晶体管M2栅电阻的关系为R2=4R1,以此类推,当M1晶体管finger数目为n的时候,R1=Rf/n,R2=nRf,最后有R2=n^2R1。从以上我们的推导可以看出,在相同尺寸下,增加finger数目可以大大的减小我们的栅电阻,在高频电路中这个栅电阻会对速度和噪声的影响还是蛮大的。
2: 两种MOS晶体管的邻近效应不同。
所谓邻近效应就是周围环境对器件自身电学特性的影响,在晶体管特征尺寸大于100纳米的亚微米时代,由于器件的尺寸相对比较大,器件的电学特性基本上只受它自身的一些物理参数影响,与它周围环境关系不大;而到了纳米时代(晶体管特征尺寸小于100纳米),则完全不同,,一方面,在先进工艺中为了提高器件载流子的迁移率而引入大量的应力增强技术,比如在源、漏极硅和栅极多晶硅表面形成金属硅化物(silicide)之后,在其表面覆盖一层含有张应力(tensile)或压应力(compressive)的氮化硅薄膜,另一方面由于器件自身尺寸的减小,这些都导致周围的环境对器件本身的电学特性影响很大,有资料显示,邻近效应对CMOS器件的饱和电流和阈值电压的影响最大可以分别达到20%和几十毫伏。周围环境对器件的影响包括三方面, 1:接触源漏contact的影响,contact的影响主要是因为其破坏了为增强载流子的迁移率而采用的氮化硅薄膜的连续性(在膜上开孔),从而缓解施加在器件沟道区的应力,因此会对器件的电学特性有一个调制作用,contact的影响主要包括两个方面,a:接触contact与多晶硅栅极的距离,b:接触contact的数目。2:陪衬多晶硅(dummy poly)的影响,在有陪衬多晶硅(dummy poly)的情况下,薄膜离沟道的距离会加大,因而它施加在沟道上的应力就会减小,因而对器件的电学特性也会有一个调制作用,如图1.2所示,PSE1与PSE2的值会影响器件的电学特性,这种效应叫做PSE效应。3:STI的影响,与前两者通过对氮化硅薄膜对器件施加影响不同,浅槽隔离中的绝缘介质可以直接对器件的沟道的X方向产生应力,这会增强PMOS的空穴迁移率,减弱NMOS的电子迁移率。从而对器件的电学特性进行调制,STI的影响包括两方面,a:STI离沟道区的距离,如图1.2所示的SA\SB值,这种效应叫做LOD效应 。b :STI的宽度,如图1.2所示的OSEX\OSEY,这种效应叫做OSE效应。
通常来说,多个finger的晶体管与单个finger的晶体管他们的邻近效应是不一样的,举个例子,如图1.3所示,两种晶体管中STI离晶体管沟道区的距离是完全不一样的,这样就会导致两种晶体管的LOD效应不一样。另外两种的晶体管dummy PO不一样的话就会导致PSE效应不一样,X方向与Y方向STI的宽度不一样的话就会导致OSE效应也不一样,最后这些周围环境的不一样就会导致两种晶体管电学特性上的差异。 在版图中的OSEX OSEY PSE1 PSE2 SA SB 等参数都可以通过RCX抽取得到,最后把这些参数传递给模型,晶体管的OSE效应、PSE效应、LOD效应等都会在后仿真中体现出来。
PDK中提供了三种 rpposab,rpposab_3t,rpposab_3t_ckt
          从直流阻值上说,三者一模一样,但是后两种model了电阻对衬底的寄生电容,而最后一种不仅考虑这个寄生电容,还考虑了寄生电容大小受衬底电压大小的影响,所以说最后一种的model最为准确。
 楼主| 发表于 2024-10-12 17:35:30 | 显示全部楼层


我是噪声 发表于 2024-10-12 09:29
摘录:(供参考)
在我们layout与仿真的过程中,我们常常会有一个疑问,晶体管的multiplier与finger的区别 ...


感谢感谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 22:02 , Processed in 0.021092 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表