12 bit SAR ADC单端转差分输入范围讨论

kiwi0811 · 发表于 2024-9-30 15:01:26

您需要登录才可以下载或查看，没有账号？注册

x

采用的如下图所示的开关策略，将单端输入在cdac转成差分输入比较器，采用的传统异步逻辑。

登录/注册后可看大图

VDD=3 VREF=2.5
vin(0.02~2.48) ENOB=11.81,THD=-76.2dB
当vin到达满摆幅时，enob=9.62,THD=-59dB
请问是否是由于开关不理想导致的，如何优化呢？

IcRabia · 发表于 2024-9-30 15:08:46

请问这个图片有参考文献来源吗

kiwi0811 · 发表于 2024-9-30 15:20:55

IcRabia 发表于 2024-9-30 15:08
请问这个图片有参考文献来源吗

wkp1992101 · 发表于 2024-9-30 15:22:50

你怀疑开关的问题，那么就可以试着把开关换成理想开关，仿真一下就知道了。或者输入一个直流电压，比如0.01或者2.49看看转换对不对，如果错了，是错在哪一步。

drayc · 发表于 2024-9-30 15:57:37

接近满摆幅输入的ENOB接近12Bit，问题出在VIN满摆幅输入，怀疑是增益误差和失调误差导致的，你检查下满摆幅输入时的输出是不是在峰值处像被削平了一样。

[求助] 12 bit SAR ADC单端转差分输入范围讨论