一篇有关serdes CDR的JSSC

Even. · 发表于 2024-9-27 15:21:38

您需要登录才可以下载或查看，没有账号？注册

x

介绍了serdes的基本原理及结构，包含时钟恢复电路CDR等

m8510a · 发表于 2024-9-27 17:13:31

谢谢分享，全名是：A Low-Power 0.5–6.6 Gbs Wireline Transceiver Embedded in Low-Cost 28 nm FPGAs.pdf

彭盛輝 · 发表于 2024-9-27 17:17:32

Good reference data for IC designers to study ~~~
Thanks!!!

biblade · 发表于 2024-9-28 11:03:12

谢谢分享

lhyi · 发表于 2024-9-28 13:29:32

Thanks

icroad · 发表于 2024-9-28 21:14:35

多谢分享

cdting · 发表于 2024-9-29 00:53:17

Thanks!!!

skywlj · 发表于 2024-9-29 08:59:51

Thanks!

Even. · 发表于 2024-9-29 09:35:00

m8510a 发表于 2024-9-27 17:13
谢谢分享，全名是：A Low-Power 0.5–6.6 Gbs Wireline Transceiver Embedded in Low-Cost 28 nm FPGAs.pdf ...

哈哈是的感谢这位朋友~

yuanyuan94587 · 发表于 2024-10-26 10:24:01

好东西，顶

[资料] 一篇有关serdes CDR的JSSC