带隙基准的启动电路和简并点的问题

Riching · 发表于 2024-9-19 11:07:31

最近做BGR的一些总结，不确定想的是否正确，拿出来讨论：

1、仿真简并点时需要断开启动电路：启动电路会干扰DC结果的计算，可能看到加启动电路后简并点减少，但在DC下启动电路并不会起作用，只在时域下起作用；
2、启动电路不只是使电路离开电流为0的简并点：虽然解决电流为0时的简并点是最常见的，但像banba结构会在BJT电流很小时有无数简并点。对于有电流，但VBG稳定点不符合预期的简并点，需要设计启动电路的阈值，来保证只有在VBG是理想值时才停止启动电路。
3、简并点仿真的目的是知道电路中有多少个简并点和它们的位置，才能设计启动电路阈值去规避，而不是用于对比是否添加启动电路对简并点数量的改善。

肥鸡跳墙 · 发表于 2024-9-19 11:32:20

666,好的，学习学习

我不是氯化钠 · 发表于 2024-10-24 20:05:06

学到了

我不是氯化钠 · 发表于 2024-10-24 20:27:20

请问后仿真需要跑简并点仿真嘛？

Riching · 发表于 2024-10-26 15:21:24

我不是氯化钠发表于 2024-10-24 20:27
请问后仿真需要跑简并点仿真嘛？

可以跑

[讨论] 带隙基准的启动电路和简并点的问题

站长推荐 /1