在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 831|回复: 3

[求助] 关于DCDC BUCK电流模,type2补偿器的设计

[复制链接]
发表于 2024-9-12 17:36:22 | 显示全部楼层 |阅读模式
100资产
各位大佬好,在设计一个BUCK,工作在电流模式下,所以只需要TPYE2型就可以了,然后是运放型接法,也就是两个电容和一个电阻跨接在运放两端的接法,此时输入端是没有电容的,就是普通的两个电阻串联分压,这是最基本结构对吧?如下图所示:

TYPE_II_Compensator.png

但是呢,此时如果仿真,可以发现,由于米勒等效的作用,其实从Vo到Vfb有一个很大的RC delay,这样的话,是会恶化load transient的,我仿真结果是Vo都开始下降了,Vfb才开始上升,慢了大概半个多周期,该怎么办呢?

然后我看到有产品是在R1身上并联了一个Cap,这样让高频信号可以快速传到Vfb,但是如果加上这个CAP后,整个传输函数就变了,这个时候有两个零点两个极点,并且,代到BUCK整个环路中去看幅频响应,总的下来,是三个零点和三个极点,这样的话,总环路传递函数,最后就会变平呀,而且最多也就-20dB左右,这稳定性不太行吧。

有没有大佬做过相关设计呢?请教一下!谢谢

 楼主| 发表于 2024-9-13 09:27:32 | 显示全部楼层
顶一下!
发表于 2024-10-4 20:39:14 | 显示全部楼层
顶一下
发表于 3 天前 | 显示全部楼层
本帖最后由 JustdoitAbel 于 2024-12-16 17:39 编辑

这个补偿是补gain吧,进而把环路带宽拉大,注意几个极,零点的位置应该就没啥大问题,
供参考:

f_sw>=4*BW,BW>=10*f_lc , f_esr>=2*f_lc
compensation_design : f_z0<=0.1*f_lc , f_p1>=0.5*f_sw , gbw_op>=4*f_sw

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 01:14 , Processed in 0.015974 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表