在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: onlyzjj

[求助] 关于SAR ADC中电容阵列用calibre PEX提参的问题

[复制链接]
 楼主| 发表于 2025-7-30 10:28:53 | 显示全部楼层


   
Hrizon 发表于 2025-7-30 09:42
楼主,您的电容阵列版图布局用的是共质心对称吗?我现在也被电容阵列的版图困扰着,不走线提参仿真ENOB不 ...


我的版图不是共质心的。我的问题可能和你的不太一样,我是在CDAC版图很远的地方画根线,提参也会很明显的看到一部分unit cap会变化,应该是工具和算法的问题。你的问题,可能是在版图周围走线,线与线之间的耦合电容影响了adc的精度。同时,仿真精度要拉到最大,后仿数据量一上来,仿真精度可能也会不够。
回复

使用道具 举报

发表于 2025-7-30 10:59:33 | 显示全部楼层


   
onlyzjj 发表于 2025-7-30 10:28
我的版图不是共质心的。我的问题可能和你的不太一样,我是在CDAC版图很远的地方画根线,提参也会很明显的 ...


前辈,您好!请问您刚刚说的“仿真精度要拉到最大,后仿数据量一上来,仿真精度可能也会不够。”您的意思是说我跑后仿的时候的tran必须要选conservative,而不是moderate吗?我之前仿真ADC的时候都用的是moderate
回复

使用道具 举报

 楼主| 发表于 2025-7-30 11:23:19 | 显示全部楼层


   
Hrizon 发表于 2025-7-30 10:59
前辈,您好!请问您刚刚说的“仿真精度要拉到最大,后仿数据量一上来,仿真精度可能也会不够。”您的意思 ...


精度的影响应该还好。
你的精力估计要放在版图走线的优化上。

回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-9 17:46 , Processed in 0.010900 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表