binary-scaled-redundancy对dac建立时间常数的要求

analog_ip · 发表于 2024-9-5 18:35:17

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 analog_ip 于 2024-9-10 13:59 编辑

结构主要参考文章《A 10b 100MS-s 1.13mW SAR ADC withbinary-scaled error compensation》

无冗余位的cdac电容权重为

512 256 128 64 32 16 8 4 2 1

含binary scaled redundancy的cdac电容权重为

512 256 128 128 64 32 16 16 8 4 2 2 1

对上述两种cdac配置的sar adc进行仿真，得到如下结果，从对比结果看，redundancy减小了dac建立时间的要求。

登录/注册后可看大图

[原创] binary-scaled-redundancy对dac建立时间常数的要求