在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 868|回复: 3

[求助] 关于mos模型问题

[复制链接]
发表于 2024-9-2 17:08:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教大家,仿真时看到反相器,输入为0时,VDD在缓慢上电,这时输出等于VDD。从原理上这时|VGSp|<|Vthp|,|VGSn|=0<|Vthn|,n管p管处于截止,为什么这时输出会更随VDD呢?是因为mos管模型建立的问题吗?还是实际上它就是这样工作的呢?谢谢大家
 楼主| 发表于 2024-9-2 17:09:54 | 显示全部楼层
菜菜顶顶
发表于 2024-9-2 17:37:31 | 显示全部楼层
"|VGSp|<|Vthp|,|VGSn|=0<|Vthn|,n管p管处于截止" 实际上所谓的截至,并不是电阻就是无穷大,当vgs<vth 之后,vgs每下降100mv左右,Ron减少为1/10, 所以跟随VDD的原因就是PMOS的Ron<<NMOS的Ron。
 楼主| 发表于 2024-9-3 09:13:03 | 显示全部楼层


感谢大佬
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 15:49 , Processed in 0.015711 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表