求助，这种【VDS】存在开启电压的晶体管是否可以有应用场合

ues_zmy_seu

求助，这种【VDS】存在开启电压的晶体管是否可以有应用场合？
前情提要：氮化镓（GaN）中空穴迁移率很低，PMOS性能很差（电流密度几乎是NMOS的1/100），所以不能像硅一样做CMOS电路。例如，做反相器时PMOS的面积是NMOS的十倍以上。

问题需求：我现在仿真出来一种新型结构的GaN PMOS，电流密度可以达到NMOS一样的数量级，问题是，即使VGS<VTH，也需要VDS<-3V才能开启（这个-3V对应的是GaN的PN结开启电压，所以降低不了）。如果做传统CMOS电路肯定没戏，我想请问有没有可能在高压功率电路中使用（类比PLDMOS的电平移位电路等），让这个-3V的影响没那么大？
需要说明的是，我并不奢求能有多好的性能，因为这个-3V确实劣势很大，只是想让电路实现一个基本功能，并且面积没那么离谱。
作为学器件的，我电路水平有限（不然也不会去器件组了），想请问是否可以勉强用上这种器件。如果可以的话，想请大佬给出一个电路方案，有偿，谢谢！不怎么玩论坛，不知道给的悬赏算不算多，只有这么多了

aprecedezxn

1.你需要工作的电压（电源电压）范围是多少？
2.反相器中并没有要求管子开启电压低这一说，看你这个仿真比较适合在较高电压情况下应用，高电压下相反如果开启电压高是好事，能够有效减小P管N管同时开启的时间（只需要保证P，N mos都能很好开启就行）。
3.如果是做逻辑控制，PMOS效果是差点，但没啥大问题，如果是做功率器件，一般是N管。

ues_zmy_seu

aprecedezxn 发表于 2024-9-2 09:29
1.你需要工作的电压（电源电压）范围是多少？
2.反相器中并没有要求管子开启电压低这一说，看你这个仿真比 ...

感谢您的回复！

1. 电源电压应该在100V以内，还没有想好具体的应用，但是PMOS的击穿电压不会超过100V
2. 但是这个是VDS，而不是VGS的开启电压，即VGS超过阈值电压的时候，VDS还需要低于-3V才能开启，这也能用作反相器吗？比如VDD是5V的反相器，用这种器件做反相器，输出电压最多只能到2V。或者说有没有可能，把VDD加到8V，那样输出就正好到5V了？（同时管子的阈值也要调整到±4V）
3. 现在就是在考虑有没有适合用PLDMOS的功率电路场合，同时对这个压降没有这么敏感。

说实话主要就是想写论文毕业，只是希望能有一个方案让电路大致运转起来，也没想过有多好的性能，毕竟现在GaN连反相器都需要用耗尽型N管代替P管。当然，性能实在太差也发不了论文，就是想找个切入点。

qw357

逻辑电路中器件的过驱动电压Vdsat一般是0.1v至0.2v。ldmos电源电压有12v,20v，应该可以。上面的这个pmos,vgs=-2v，vds多大可以进入饱和区？vth是多少？

ues_zmy_seu

qw357 发表于 2024-9-2 12:24
逻辑电路中器件的过驱动电压Vdsat一般是0.1v至0.2v。ldmos电源电压有12v,20v，应该可以。上面的这个pmos,vg ...

目前还在初步仿真阶段，参数都还能调，后面应该能把阈值电压调整到-2V左右，以下是各个VGS下的仿真曲线。VGS=-1V的漏电的问题暂时可以忽略，后面会改善，主要就是考虑这个开启电压

                               
登录/注册后可看大图

ues_zmy_seu

qw357 发表于 2024-9-2 12:24
逻辑电路中器件的过驱动电压Vdsat一般是0.1v至0.2v。ldmos电源电压有12v,20v，应该可以。上面的这个pmos,vg ...

这是仿真曲线。VGS=-1V下有漏电，这个后面会解决，可以忽略；后面会把阈值电压调整到-1.5V~-2V左右。

                               
登录/注册后可看大图

eepi

这个和隧穿晶体管的延迟饱和效应效果一样了，不清楚楼主在p型GaN-MOS里做了哪些改动，无非就是源漏电压Vds在亚阈值区对沟道的建立、载流子的运动起到了较大作用。
这种输出特性，做反向器的话，过渡区曲线很软，如果是考虑频率的话也不能用在高频里；如果是做开关的话，应该还好，保证器件工作在饱和区。
我当时做TFET的时候这块没有深入研究，只做了一点点仿真。

youngabin

不知道你说的勉强实现基本功能具体是想做什么？仅仅是某个电路用到这个PMOS但是不影响主体功能？那只要电压裕度够大的话应该都可以啊，得看你应用的具体要求。
如果不考虑实际意义又不希望搭个反相器啥的看着过于简洁的话，试试共栅输入的运放？PMOS的S端做输入，D端输出，假设普通管子耐压为5V，你这个可以比较8V也能耐住？
或者接成二极管接法相当于VTH=3V的二极管？在某些需要简单稳压的地方，普通MOS的VTH=0.7V要串好几个才能稳3V，你一个就能稳3V省面积？

ues_zmy_seu

eepi 发表于 2024-9-3 11:17
这个和隧穿晶体管的延迟饱和效应效果一样了，不清楚楼主在p型GaN-MOS里做了哪些改动，无非就是源漏电压Vds ...

是一个类似于IGBT的结构，所以会存在这个开启电压

ues_zmy_seu

youngabin 发表于 2024-9-3 11:43
不知道你说的勉强实现基本功能具体是想做什么？仅仅是某个电路用到这个PMOS但是不影响主体功能？那只要电压 ...

感谢回复！
主要是我对高压电路应用并不熟悉，只会最简单的反相器、运放，“实现基本功能”想表达的就是电路正常工作而且性能过得去，然后利用这个新型PMOS来发论文（现在氮化镓电路基本只用NMOS）。比如说一个100V的电平移位电路，输出就算没法拉到100V，拉到97V或者95V也差不多了。如果是5V反相器，输出最多只能到2V，那就不属于“实现基本功能”。
现在正在看电平移位电路和H桥电路，所以想问还有哪些常见的电路（电压不超过100V），让这3V的影响没那么大。
共栅输入的运放和稳压我去看一下，谢谢！